

AULA:

1. Teoria


Descrivere le principali caratteristiche di un dispositivo FPGA basato sulla tecnologia “*antifuse*”.
Fare un esempio di blocco logico.

AULA:

2. Progetto Sistema Digitale

Il sistema rappresentato in figura realizza il controllo del ciclo di lavaggio di una lavatrice. Il sistema è composto da una MSF, sincrona con il clock **CK**, che controlla quattro FF D PET attraverso i segnali **CCA**, **CLA**, **CSA**, **CCE** e **CP**. I segnali **CA**, **LA**, **SA** e **CE** in uscita dai FF controllano, rispettivamente, le seguenti funzioni: “carico acqua”, “lavaggio”, “scarico acqua” e “centrifuga”. La corrispondente funzione è attiva quando il segnale assume il valore logico “1” e disattiva altrimenti. La MSF dispone inoltre di tre ingressi **M1**, **M10**, **DEL**.

E' presente un segnale di **RESET** generale asincrono.



Controllore del ciclo di lavaggio di una lavatrice

Il sistema deve controllare il ciclo di lavaggio attivando in sequenza una delle funzioni: “carico acqua”, “lavaggio”, “scarico acqua” e “centrifuga” la cui durata deve essere, rispettivamente, di circa 1 minuto, 19 minuti, 1 minuto e 9 minuti.

I segnali **M1** e **M10** sono utilizzati per misurare il tempo trascorso: su queste linee, normalmente a livello logico “0”, un timer esterno invia impulsi a livello logico “1” ogni minuto (sulla linea M1) o ogni 10 minuti (sulla linea M10). Ogni impulso è sincrono con il clock di sistema CK e della durata di un ciclo. I primi due impulsi, uno per ogni linea, vengono inviati contemporaneamente qualche secondo dopo il reset generale ed i loro fronti di salita sono coincidenti.

Il valore logico “1” dell’ingresso **DEL** indica la richiesta di ciclo per capi delicati: in questo caso la funzione “centrifuga” non viene attivata e la durata della funzione “scarico acqua” viene raddoppiata.

Alla fine del ciclo di lavaggio il sistema impone lo stato “0” a tutti i FF e si porta uno stato di attesa, che viene mantenuto fino ad un successivo reset generale.

Si richiede di:

1. ricavare il diagramma ASM della macchina a stati di controllo MSF
2. Completare il diagramma temporale che descrive il funzionamento del sistema durante le prime fasi del ciclo di lavaggio (dal reset all’attivazione della funzione “scarico acqua” incluso). Per semplicità si simuli una frequenza dei segnali M1 e M10 più elevata di quanto è in realtà.
3. scrivere il codice VHDL dei blocchi principali (MSF e FFD) con una descrizione *behavioral* e della top-level entity con una descrizione di tipo *strutturale*.

AULA:

